INTRODUCTION

MTJ可以用來儲存資料位元,按照磁性取向,可以是平行低阻態(Rp)或是反向平行高阻態(Rap)的其中一種行態。STT-MRAM的元件最主要包含一個MTJ串連一個access transistor,稱之為1T1MTJ。2T2MTJ是用一對1T1MTJ(一個MTJ是反向平行高阻態(Rap),另一個是平行低阻態(Rp))來儲存資料。然而在寫入資料的時候可能會寫進錯誤的資料造成讀取錯誤,以2T2MTJ來說,最常見的錯誤寫入方式是兩個MTJ都被寫入高阻態或是兩個都被寫入低阻態。

雙感測補救電路(dual-sensing salvation circuit) [1] (Fig.1)可以找出被寫入錯誤資料的MTJ,藉由給一個相對電壓(Vref)來分別比對原本的平行低阻態(Rp)以及反向平行高阻態(Rap)來找出資料寫入錯誤的MTJ。使用這個電路有一些缺點,像是如果平行低阻態(Rp)是給1.5KΩ,那反向平行高阻態(Rap)就得要至少是6KΩ才能正確的讀取資料,也就是說穿隧式磁阻比(TMR ratio)要大於300%才能讀取正確。另外,在雙感測補救電路下半部的兩個latch可能會遇到mismatching的問題,也會造成讀取的結果錯誤。而且相對電壓(Vref)能取的範圍太狹隘也是個問題。

因此,我將OCCS-SA [2] 應用到原本的雙感測補救電路,並將原本要輸入相對電壓(Vref)的部分改用相對電阻(Rref) (Fig.2是改良過的電路方塊圖,Fig.3是電路圖)。改良過的電路跟原本的雙感測補救電路一樣會分成normal mode還有salvage mode。

一般的情形是用normal mode去讀取資料。首先會做precharge,打開Fig.3的Q15、Q16、Q19、Q20,並且關掉Q21和Q22。CSL和WL在這個時候是開著的,Normal1和Normal2也被打開,但是Salvage1和Salvage2是關著的。這時候Q13和Q14會提供precharge電流到bit-line(BL)和bit-line-bar(BLB),加上Rap和Rp分別在BL和BLB上的電流Iap和Ip。經過一段時間,流過Q13和Q14的電流會變成Iap和Ip。在precharge末期,SA1和SA2的電壓會被分別存在C1和C2兩個電容裡。再來會把Q15、Q16、Q19、Q20都關掉並打開Q21和Q22。這個時候,Q13(Q14)會charge SA1(SA2),Q21(Q22)會discharge SA1(SA2)。最後SA1和SA2的電壓差就會被放大 [2]。Fig.4是在normal mode情形下,Rap是3.75KΩ,而Rp是1.5KΩ,以Monte Carlo模擬1000個樣本的結果,SA1會趨近GND而SA2會趨近於VDD(這裡VDD是給1.0V)。

如果是有發生寫入錯誤的時候,salvage mode會被分成兩個部分執行。如果是打開Salvage1和Normal2並關掉Normal1和Salvage2,Rref會代替Rap來和Rp去做比對,如果Rp是正確的資料的話(也就是說Rp的阻值會比Rref還要小),那SA1會趨近GND,SA2會趨近VDD。如果Rp比Rref的阻值還要大,SA1會趨近VDD,SA2會趨近GND。Fig.5是在Rap是3.75KΩ,而Rp是3.75KΩ,Rref是2.65KΩ,打開Salvage1和Normal2並關掉Normal1和Salvage2,以Monte Carlo模擬1000個樣本的結果,由於SA1會趨近VDD,SA2會趨近GND,我們可以知道Rp有著錯誤的資料。如果是打開Salvage2和Normal1並關掉Normal2和Salvage1,Rref會代替Rp來和Rap去做比對,如果Rap是正確的資料的話(也就是說Rap的阻值會比Rref還要大),那SA1會趨近GND,SA2會趨近VDD。如果Rap比Rref的阻值還要小,SA1會趨近VDD,SA2會趨近GND。

藉由這個電路,可以找出在Rap跟Rp都是相同狀態(兩者都是高阻態或是低阻態)是哪個MTJ有儲存錯誤的資料。改良的電路可以改善原本太大的穿隧式磁阻比(TMR ratio),從300%降低為150%,較可以為現實中應用,因為STT-MRAM的穿隧式磁阻比(TMR ratio)比較小。另外,也解決了原本兩個latch會mismatch的問題,只是代價是功耗會變大。

參考資料:

[1] Hiroki Noguchi, Kazutaka Ikegami, Naoharu Shimomura, Tanamoto Tetsufumi, Junichi Ito, Shinobu Fujita, “Highly Reliable and Low-Power Nonvolatile Cache Memory with Advanced Perpendicular STT-MRAM for High-Performance CPU”, Symposium on VLSI Circuits Digest of Technical Papers, Toshiba Corporation, Corporate R&D center, Kawasaki, Japan, 2014

[2] Taehui Na, Byungkyu Song, Jung Pill Kim, Seung H. Kang, Seong-Ook Jung, “Offset-Canceling Current-Sampling Sense Amplifier for Resistive Nonvolatile Memory in 65 nm CMOS”, IEEE Journal of Solid-State Circuits, Vol. 52, No. 2, February 2017


Fig. 1


Fig. 2


Fig. 3


Fig. 4


Fig. 5

心得感想

在這次的專題中,我收穫非常多。首先是看了很多的paper,去思考別人的創新和做法,也因此更了解STT-MRAM的特性和優劣。另外,在做過模擬之後才會發現電路可能會出現的問題,再進一步思考會是什麼原因造成的,以及希望可以解決這個問題。為了解決問題會去看更多的paper和做別的paper的電路的模擬。在試驗新電路的時候會很緊張怕有什麼原本沒有想到問題或是錯誤的結果,還好最後有做出來。

很感謝張教授指點我可以用其他的角度去看一個電路或是去觀察一些我沒有想過的細節。很謝謝實驗室的學長姐解惑我的大小疑問,無論是基本的元件特性或是我在模擬的時候遇到的錯誤會很耐心的指點或是引導我去參考其他的paper尋找答案。最後,雖然在專題研究中遇到了很多的挫折瓶頸,但一路慢慢克服也學到了很多東西,很謝謝專題生涯帶來的寶貴經驗。