INTRODUCTION

一、前言

現今的電腦都是以數位訊號來處理,也就是0和1,但是大自然中的訊號幾乎都是以類比的方式所存在的,因此,如何將類比轉換成數位訊號便是一大重點,類比數位轉換器也由此誕生。

類比數位轉換器有很多種類,像是快閃式、管線式和連續漸進式類比數位轉換器(如下圖),彼此也都有各自優缺點以及各自運用的不同時機,此專題選擇的是單調性切換式電容陣列的連續漸進式類比數位轉換器,並在文中提出連續漸進式類比數位轉換器4個部分分別的功用,在彙整而成一個完整功能的轉換器。

而在模擬軟體Cadence的輔助下,藉由數值與波型以驗證此電路能否順利執行它的功能,並從中探討其設計各個子電路以及不同子電路功能間的差異,以及將其整合為一,成為一個完整的連續漸進類比數位轉換器。

快閃式

管線式

連續漸進式

二、原理分析與系統設計

2.1 原理分析:

連續漸進式類比數位轉換器是將訊號分好幾個等級,本專題中的10bits就是分成2的10次方個等級,而想要達成這個分類,連續漸進式類比數位轉換器中有四個部分,分別是追蹤及保持(Track and Hole)電路、比較器、連續漸進式logic和電容陣列,經由各自功能與十個週期之後,最後的充放電結果由連續漸進式邏輯端輸出,我們即可獲得該類比訊號的數位訊號。

而此過程我們在Cadence平台上進行Pre-simulation模擬,並藉由跑出來的波型與數值去分析設計出來的電路是否正確,以完成連續漸進式類比數位轉換器之Pre-simulation。

2.2 系統設計

1. Track and Hold--靴帶電路(Bootstrap)

追蹤保持電路中的開關通常為一顆NMOS所構成,但由於NMOS能導通的電壓有限制,所以我們必須加大其Gate的電壓值,使任何大小的訊號均能通過開關,因此需要一個靴帶電路。

在M8關閉的情況下,也就是低電位的時候,M8 以及M9 會將M10 的閘級端接至低電位,則開關不導通,同時電容兩端壓差會被充至VDD,等校上來說就像是一個壓差為VDD 的電池;接著升至高電位,M4 將低電位傳至M5 的閘級端,M5 導通後將VDD 傳至M7 的閘級端,則M7 被導通後將輸入端傳至電容下板,此時電容就像是一顆電池,因此電容上板則為VDD+Vin,進而將M10 導通。

2. 比較器(Comparator)

比較器其實可看成一個能夠作邏輯 「決策」的邏輯輸出電路。換句話說,它可把輸入信號與已定義的參考電平進行比較。比較器的邏輯輸出功能可以幫助用戶設計具有多樣化的額外功能的模擬電路。而且,無論是高速ADC、SAR型ADC還是Sigma-Delta ADC,比較器都是組建集成ADC的內部基本而又關鍵的模塊。

常見的比較器有:靜態比較器、動態比較器以及軌對軌比較器,其中靜態比較器的優點是搭配前置放大器可以減少回饋雜訊,但不管比較器有無在運作都會耗能。而動態比較器則在沒有進行比較時把電流源關掉來改善靜態比較器的缺點。軌對軌比較器不管在何種電位下都可以進行比較。

比較器電路會比較兩種電壓,並輸出1(正極電壓)或0(負極電壓),以說明兩者何者較大。比較器通常用於確認輸入是否達特定預定義數值。在大多數情況下,比較器是使用專用的比較器積體電路(IC)實作,但也可使用運算放大器替代。

下圖為比較器電路。首先請注意,電路不使用反饋。電路會放大Vin與VREF間的電壓差動,並於Vout 輸出結果。若Vin大於VREF,則Vout的電壓將會提高至正飽和等級,也就是達到正極的電壓。若Vin低於VREF,則Vout將會降至負飽和等級,也就是負極電壓。

3. SAR Logic & Binary-weighted DAC

SAR Logic利用比較器比較完的結果,判斷要對電容陣列充電或放電,且每次的比較充放電只能決定一個位元,從最大位元到最小位元依序比較。電容陣列則是一個在連續漸進式類比數位轉換器中的數位類比轉換器,它能藉由充放電的過程使兩端的訊號相互逼近。數位類比轉換器有電阻式、電容式之分,在連續漸進式類比數位轉換器中,由於電阻式容易受製成偏差導致產生的類比電壓值不準確,故多採用電容式的數位類比轉換器,而二位元電容陣列之數位類比轉換器便是其中一種。二位元電容陣列之數位類比轉換器,相較於其他種電容陣列,能給出較精確的電壓值,因此若為追求電壓值精準度而且不考慮使用電容數量及所占面積,此種電容陣列為最佳選擇。

三、實驗結果與結論

如下圖所示,本次專題所做之連續漸進式類比數位轉換器,在逐漸了解各個電路的操作方式與設計方式後,慢慢調整而出完整的轉換器。在模擬過程中,一直都有些許的誤差,但在這慢慢調整的過程中,我越來越了解其中運作的原理與彼此子電路交互影響的關係,讓我更加了解整個電路運作的原理。

四、參考文獻

本章請列出報告中所引用或參考之文獻,包含文獻名稱、作者、書名或刊登的期刊、出版日期或卷數、在期刊中的頁數等必要資訊。若未參考到任何其他文獻,本章仍需保留,在第一行註明『本報告無參考文獻』之詞句。

在報告中,應在引用或參考的段落後註明引用的文獻編號,以方括號表示之,如[2]、[3]表示引用或參考第2項、第3項文獻。

[1] A Successive-Approximation Analog-to-Digital Converter with half capacitance

五、計劃管理與團隊合作方式

(請陳述指導教授、學生隊員間完成此專題製作之計劃管理與團隊合作方式)

(一) 計劃管理方面,請陳述計畫提出、實作進行、進度管理、問題解決之過程與指導教授指導方式。

(二) 團隊合作方面,請陳述組員間工作分配,協調合作,討論方式及頻率等。

學長首先先花大量時間讓我們去學習與適應Cadence平台,再比較能自己使用後,才開始將本本次專題的類比數位訊號轉換器的四個部分,一個一個讓我們去了解它是如何運作,以及它各自的原理,到了最後再全部組合在一起並去修正其數據,而我和我的組員一開始都是一起先學Cadence平台,直到後面才一人做兩部分,最後再將各自做的合起來,以完成這次專題。


Fig. 1


Fig. 2


Fig. 3


Fig. 5

心得感想

這次的專題讓我稍微接觸到了積體電路設計的技巧與實作經驗,以目前科技如前言所言,對類比數位轉換器的需求以及所需質量越來越高的情況下,能夠接觸到這次專題,可以說讓我在這個領域況出了重要的第一步。

而本次專題中大量運用的Cadence平台,學長更是花費大量時間讓我們去學習如何正確地去使用它,而我覺得與平時上課最大的區別便在,上課時只能通過計算去找到解答,而算出來的結果其實自己也不知道對不對,就算錯了,也是不知道錯在哪,但這個Cadence平台跑出來的結果可以讓我們從波型與數值去找我們哪個部分可能出錯了,而在這個過程,我們就能了解各個子電路的功用以及對整體轉換器的影響,此外在這個情形下,也造就了我們有更多可以去自己設計的無限可能

現今的電腦都是以數位訊號來處理,也就是0和1,但是大自然中的訊號幾乎都是以類比的方式所存在的,因此,如何將類比轉換成數位訊號便是一大重點,類比數位轉換器也由此誕生。本次專題選擇連續漸進類比數位轉換器來做討論。