INTRODUCTION

分為兩個部分,一個為靜態隨機儲存記憶體,另一個為正反器。

靜態隨機儲存記憶體:

非揮發性靜態隨機存取記憶體運用氧化銦鎵鋅電晶體(CAAC-IGZO)的電路是由一個擁有六個金屬氧化物半導體場效電晶體的靜態隨機存取記憶體加上一個備份電路,備份電路是一個擁有二個電容以及兩個氧化銦鎵鋅電晶體的電路,與靜態隨機存取記憶體的連接點為靜態隨機存取記憶體的兩個反向器輸出的位置,可見Fig.1。

此電路的操作方式如下:

當靜態隨機存取記憶體在正常操作狀態下,備份電路並不會運作。當切掉電源,備份電路裡的氧化銦鎵鋅電晶體打開,讓原本的資料以電荷共享的方式存到兩個電容裡,這階段為備份階段(Backup)。等到要開機前,備份電路裡的電容把之前的資料再存回去靜態隨機存取記憶體,恢復完後關閉備份電路就可以繼續正常的運作,這階段為還原資料階段(Restore)。

一開始先依照Semiconductor Energy Laboratory的研究論文所給的規格進行模擬,除了認識電路的操作之外,也從波形圖中去觀察此電路的缺點。

模型建立完後進行模擬發現兩點值得探討的地方。

第一,在備份階段,電容的大小會影響備份的速度與備份資料要還原時的正確度。

第二,在做還原資料階段,如果靜態隨機存取記憶體的電源還沒上升到足夠讓靜態隨機存取記憶體內部去拉開的電壓,共享回去的電壓會隨著時間下降,在電源電壓上升期間,如果下降到無法正確拉開的時候,在內部會發生寫錯的狀況,使得電路功能出錯而無法正常的運作。因此在下一個階段將針對電容大小及對於共享回去的電壓下降情況去做分析。

在這階段,針對上面提到會寫錯的問題下去分析。

Fig.2為在不同電容大小下,在備份階段對備份電路裡的fn1處電容分別充電到40%和50%的情況,對於還原階段無電源供應時氧化銦鎵鋅電晶體閘極開關OSS打開50ns時靜態隨機存取記憶體裡net1的下降電壓關係圖。從圖表中可看出,當電容愈小,下降的趨勢愈快;下降的愈快,還原回去靜態隨機存取記憶體的錯誤率也就愈高,這一點對於設計電路的電容大小時需要去考量。

接下來來討論在還原資料階段總電源的開啟時機,總電源的開啟時間會影響靜態隨機存取記憶體資料是否還原成功以及電路消耗能量的大小。

一.總電源與氧化銦鎵鋅電晶體閘極開關OSS同時啟動:

當電源與OSS一開啟,備份電路的電容在短時間內會做完電荷共享的動作,但是因為這時的電源電壓還不足以讓靜態隨機存取記憶體內部兩邊去拉開電壓做到分辨資料,而在靜態隨機存取記憶體因電源電壓不夠高而無法分辨資料的同時,電荷共享回去的電壓會隨時間而下降,導致在之後電源電壓上升到足以分辨資料時,靜態隨機存取記憶體會因內部兩邊電壓太過接近而導致分辨錯誤。

二.總電源在氧化銦鎵鋅電晶體閘極開關OSS開啟之後啟動:

總電源在OSS之後開啟會遇到狀況與電源與OSS同時開啟相同,同樣都會有在電源還不足以讓靜態隨機存取記憶體分辨資料時,電荷共享回去的電壓會有降低的現象,導致之後電壓上升到要去分辨資料時會分辨錯誤,也就是靜態隨機存取記憶體寫錯。

三.總電源在氧化銦鎵鋅電晶體閘極開關OSS開啟之前啟動:

如果是考慮電源在很短的時間內就完全開啟的情況,總電源比OSS早開啟會導致原先備份的資料還未還原到靜態隨機存取記憶體時,靜態隨機存取記憶體本身已自行充電,並自己拉開電壓,如此靜態隨機存取記憶體裡的資料並不是原先關機前的資料,為錯誤的運作。(Fig.3)

但因現實中一個晶片的電源開啟都是以平緩的速度慢慢開啟,所以當電源比OSS早開啟就不會發生靜態隨機存取記憶體自行拉開電壓的情況,相反的,OSS開啟後在短時間內做完電荷共享,電源就已經上升到足以讓靜態隨機存取記憶體去分辨資料,不會發生上述提及到因電壓下降,兩邊電壓太接近而導致靜態隨機存取記憶體寫錯的情形。

透過發現在還原資料階段,電源比OSS提早開啟不但不會發生寫錯的情況,反而還會讓電路更穩定的特性,我日後的研究計畫將以偵測OSS需要在電源開啟多少時間後再啟動會是最高效率以及最佳節省能量耗損去做研究;並針對最佳啟動點的電源電壓去設計一個偵測器,讓偵測器主動偵測到OSS最佳開啟點並去開啟OSS。

正反器:

運用氧化銦鎵鋅電晶體(CAAC-IGZO)的正反器電路是由一個正常的D型正反器再加上一個備份電路所組成,原有參考的論文的備份電路是一個由三個氧化銦鎵鋅電晶體所組成的電路,具體電路如Fig.4。

而此電路的操作方式如下:

當正反器在正常操作狀態下,備份電路並不會運作。當正反器切掉電源之前,備份電路打開,讓原本在正反器的資料以電荷共享的方式存到備份電路的電容裡,此階段為備份階段(Backup)。當資料備份到備份電路後電源就會關閉進入待機狀態。等到再度開機後,備份電路把之前備份到備份電路的電容裡的資料再存回去正反器,等到資料恢復完全,正反器就可以使用之前在關機前所儲存的值,並正常的使用,此階段為還原資料階段(Restore)。

論文中的電路經由模擬後發現有幾個地方可以改善。第一,論文中使用了三個氧化銦鎵鋅電晶體(CAAC-IGZO),雖然說氧化銦鎵鋅電晶體(CAAC-IGZO)可以使用3D推疊的技術疊在原有的電路上,但是因為氧化銦鎵鋅電晶體開啟時的電流很小,所以導致氧化銦鎵鋅電晶體在從待機到開啟後把備份電路寫值回去時花的時間比一般的矽電晶體還來的久的缺點,所以能把氧化銦鎵鋅電晶體的寬度做的越大越好,如此一來電流也會相對的大,也可以加快寫值回去的速度。第二,對於一般的正反器,並不需要reset功能,因此可以把圖中的NAND邏輯閘改成逆變器(inverter)也可以達到同樣效果。第三,備份電路加在slave端比加在master端能更快使備份的值傳到Q來做使用,因此把備份電路接在slave端是比較好的。第四,圖中做來選擇要D還是備份的值時使用的選擇器使用了太多的電晶體,如果可以使用邏輯閘來控制選擇的話,當正反器的數量變多時,就可以節省掉許多的空間。為了改善這些缺點,所以將原有論文的電路稍作修改,得到了新的電路(Fig.5)

從Fig.5可以看到這個電路的架構。此電路為一個氧化銦鎵鋅電晶體以及一個電容所組成的備份電路呈現疊在正反器上方的狀態。因為只使用了一個氧化銦鎵鋅電晶體,可以有效的加大氧化銦鎵鋅電晶體的寬度,這樣可以使備份電路寫入的速度加快許多,而且把備份電路加在slave端,又會比加在master端的速度更上層樓。接下來的改進還有把NAND邏輯閘改成逆變器,還做了把CLK和RE訊號經過了一連串的邏輯閘,因此把選擇器刪掉而還來了許多空間。而這個電路的缺點即是為了減少氧化銦鎵鋅電晶體的數目,於是多了兩個transmission gate來隔開備份和還原的值,為了讓兩個不互相干擾。新的電路的訊號中,有兩個訊號是新的訊號,一個為IGZO_ON,另一個為CLK_1。

IGZO_ON的訊號主要產生的方法是由Backup訊號(BK)和Restore訊號(RE)經過OR邏輯閘產生的,但是又因為氧化銦鎵鋅電晶體需要較高的電壓才可以打開,因此這個OR電路為一個正常的NOR在加上比較高供電的逆變器來產生一個高電壓的訊號才可以使氧化銦鎵鋅電晶體正常的開啟。另一個訊號的產生則是讓clk和reb訊號經過OR的邏輯閘產生clk_1,相反的,clkb和re訊號則經過AND的邏輯閘產生clkb_1的訊號接在transmission gate的另一端,這個訊號可以使電路使用原有的電晶體,並取代了選擇器的功能。

結論:

氧化銦鎵鋅電晶體具有高臨界電壓,擁有低的漏電電流,所以是極具潛力的下世代記憶體。

非揮發性靜態隨機存取記憶體和非揮發性正反器運用氧化銦鎵鋅電晶體電路均是運用電源閘控技術,讓這兩種電路在待機狀態時,資料可以儲存在備份電路中,運用氧化銦鎵鋅電晶體的備份電路在長時間下資料都不會消失,所以在電路要開機時,資料可以迅速還原,繼續正常運作。

在非揮發性靜態隨機存取記憶體電路方面,透過模擬結果,發現在還原資料階段,如果總電源尚未上升到足以讓靜態隨機存取記憶體分辨資料的階段,從電容還原回去靜態隨機存取記憶體的電荷會逐漸漏掉,也就是電壓會逐漸下降,所以為了讓電路達到較好的效能以及最低的能量消耗,還原資料階段的電源和OSS開啟時機是一大重點,日後將針對這一點去設計一個偵測器,讓偵測器主動偵測到OSS最佳開啟點並去開啟OSS。

而在非揮發性正反器運用氧化銦鎵鋅電晶體電路方面還有許多值得探討的地方,比如說真實的面積還需要考慮到電容的大小,如果加上電容,那可能面積又會再增加不少,因此後續的發展若電路上沒什麼問題,在真正要佈局的時才可以知道一個正反器的大小到底有多大,而電容的大小也是一個值得探討的地方,電容的臨界點是多少,才能讓我的備份電路能夠完美的進行還原資料階段,若電容太小則可能會被電荷共享吃掉,導致沒有超過轉變點,也沒有辦法將正確的值鎖在鎖存器之中,導致輸出錯誤。以上這些地方都是後續可以進一步的討論,並經由改善,去增加電路的效率。


Fig. 1


Fig. 2


Fig. 3


Fig. 4


Fig. 5

心得感想

在專題的這一年中,從一開始透過閱讀paper來對記憶體做更多的認識,到之後決定主題,並開始更進一步去分析時,真的是不斷學到新的東西。

透過閱讀大量paper,讓我們更能掌握閱讀paper的技巧,並且可以更快的抓到重點,不會像一開始去學習一樣,一篇paper要讀很久還不能抓到重點。

而在電路模擬中,我們要自己去找出電路本身可能會有的問題,並且要想方法或是設計新的電路去解決舊電路的問題。在尋找問題並解決的過程中,我們必須去考慮到很多面向,不斷去思考到底如何可以真正的解決並且做到更好的設計。並且也因為擁有這一個模擬電路到最後思考並設計新電路的過程,讓我更了解MEMORY CIRCUIT DESIGN的整體流程,收益良多。

至於創新電路的部分,實在是非常困難,想了很多種改進的方案,但常常為了解決一個問題,別的問題卻又跑出來了。對於經驗不夠的我們常常忽略了許多地方,導致想出來的改進馬上就會被實驗室的學長姐找出漏洞或者毛病。不過當我們在完成一件件構思的時候,經驗也在我們身上漸漸的成長起來,這應該算是我們做專題所得到的最寶貴的事情了。