INTRODUCTION

一、規格選擇

Freqency : 24 GHz

Gain : 18 dBm

P_sat : 24 dBm

PAE : 20%

Process : 180 nm

圖一、二路補償式電容功率合成器

二、原理分析與系統設計

△主電路架構

此電路設計為二路差動放大器,操作頻率在24GHz,本設計所提出的電路架構,由兩級common-source電晶體所組成,電路設計流程: 1. 決定輸出功率大小 2. 決定電晶體尺寸 3. 以負載牽引模擬(Load-pull Simulation) 決定最佳負載阻抗Zopt 4.完成各路阻抗匹配。

1.先決定所需要的輸出功率Pout (Pout = 1/8 V_(p-p) I_(p-p)) ,由此輸出功率計算電晶體的尺寸大小,進而決定電流。所以在此設計中,單路所訂的輸出功率為21 dBm,由上式可算出要達此輸出功率Mos2所需要的電流要接近69mA,由此推算最終Mos2尺寸決定為7.5/64,電流68 mA。而前級主要功能為推動後級達到目標的輸出功率,並降低所需要的輸入功率,所以前級電晶體尺寸選為3.2/64,提供足夠大的增益並確保後級放大器維持在其線性區內。

2.補償式電容(Neutralized Capacitor)的選擇:

補償式電容主要功能在於消除米勒效應(Miller Effect),以pseudo-differential cascode放大器來解釋,如圖二和三。在圖三中,汲極到閘極經由C_gd的回授可表示成:

├ v_gs/V_out (s)┤|_(C_gd )= (sC_gd [r_g (1+sr_s C_c )+r_s ])/(sC_gd [r_g (1+sr_s C_c )+r_s ]+sr_s C_c+1) (1)

經由C_c的回授:

├ v_gs/V_out (s)┤|_(C_c )= (sr_s C_c)/(s〖(C_gs+C〗_gd)[r_g (1+sr_s C_c )+r_s ]+sr_s C_c+1) (2)

由(1)、(2)相加可以導出當增益為最大時:

C_c= C_gd (1+r_g/r_s )

通常r_g(閘極電阻)較r_s(源極電阻)小很多,所以r_g/r_s 可忽略,得出C_c= C_gd時有最大的增益(gain)。

圖八為補償電容的影響,可看出補償電容確實可消除米勒效應與寄生電容,大幅增加電晶體的增益。

圖二、pseudo-differential cascode放大器

圖三、pseudo-differential cascode放大器小訊號模型

在完成補償電容的選擇後,以負載牽引模擬(Load-pull Simulation) 決定最佳負載阻抗Zopt,並完成阻抗匹配。

完成電路設計後,將完整電路再負載牽引模擬(Load-pull Simulation)一次,確保其最佳阻抗點位於50Ω。


Fig. 1


Fig. 2


Fig. 3

心得感想

剛接觸到這個題目時我感到很煩惱,因為設計放大器對我來說是一個陌生的領域。從什麼都不懂,然後看了一些講義並且聽了助教的解釋,慢慢的我們的設計漸入佳境。我們學習利用不同的輔助程式,例如:使用Advanced Design System(ADS)設計及模擬電路,使用virtuoso、sonnet做layout設計,並學會分析電路,然後找到問題並解決。

這個專題讓我對電路設計有了初步的概念,對電機領域又有多一些的了解,學到的不只是理論還有實際的應用。