INTRODUCTION

如Fig.1所示,此電路主架構可分為三大部分: 電晶體陣列 (PMOS Array)、移位暫存器 (shift register),和比較器及控制邏輯(Comparators and Control Logics)。

第一部分為比較器及控制邏輯,此架構中為了建立小範圍的window,因此有三組比較器,搭配Vref_L, Vref, Vref_H作為輸入。以Vref為輸入的比較器,目的為比較輸出電壓和參考電壓的大小,得到之輸出訊號CMPOUT若為0,表示輸出電壓低於參考電壓;反之若CMPOUT為1,表示輸出電壓高於參考電壓。以Vref_L和Vref_H作為輸入的比較器,其輸出訊號再經由控制邏輯,即為MOD訊號,若MOD為0,表示輸出電壓在window之外;若MOD為1,表示輸出電壓在window之內。

第二部分為電晶體陣列,如之前所述,此專題中加入粗微調數位控制架構,因此採用兩種不同大小的PMOS Array。細調控制使用較小Size的PMOS,其寬 (W)和長 (L)各為1 um和0.18 um,每單位PMOS約可提供1 uA電流。而粗調控制則使用較大Size的PMOS,其寬 (W)和長 (L)各為16 um和0.18 um,每單位PMOS約可提供16 uA電流。在粗調和細調控制陣列當中,各有32單位的MOS,因此整合後可提供的電流範圍約在1 uA與10 mA之間。

第三部分為移位暫存器,在此粗微調數位控制架構中,粗調和細調控制各有一組移位暫存器,一組有32個輸出,作為控制電晶體陣列開關的數位訊號。

模擬結果如Fig.2所示。 此為VDD = 1.2 V,外掛電阻 5K ohm,clk rate 1MHz模擬情況。

當電路啟動後,首先會執行reset步驟,使輸出電壓Vout重置為0伏。 而後先經由粗調系統使Vout上升至window內,再開啟微調系統。 此電阻模擬情形下,約需15.2 us的settling time,而後進入steady state。


Fig. 1


Fig. 2

心得感想

這一年的專題研究中我們將以前所學類比電路設計、邏輯設計、電子學相關知識實踐於研究中,並對電路設計有進一步的認識。從一開始懵懵懂懂到最後做出晶片雖然經過許多困難,但也在過程中學到了許多新知,感謝老師和學長的幫助,使我們在設計並下線的過程都能順利進行。