INTRODUCTION

原理分析:

  此設計是利用偽多重取樣把光對於畫素產生的訊號做處理,首先,畫素陣列曝光後,經由source follower將訊號讀出,再用比較低解析度的類比數位轉換去取樣訊號,取樣的方式為用一個ramp generator做出一個比較基準的斜率訊號,將其訊號與光對於畫素產生的訊號用一個比較器來比較大小,光訊號大於斜率訊號即輸出高電位,這個高電位的訊號則會驅動後端的計數器,計算出這個光訊號所對應到的數位值。

  如果取樣數變為原本的k倍,類比數位轉換的解析度則變為原本的1⁄k倍,ramp generator所需要產生的斜率變成原本的k倍,並且利用此種方式可以降低output noise約變成1/√M倍 ( M為取樣數 )。

解釋:假設經過偽多重取樣之前的 noise RMS σ_in=√(Vn^2 ),經過每一次的取樣,noise power都是變成原來的1⁄M,而當noise又分別互為uncorrelated,所以經過處理後 noise RMS σ_out=√((Vn^2 )/M),也就是原本的 1⁄√M倍

電路架構:

  主要電路(如Fig.1)包括了畫素陣列(Pixel_array)、斜率產生電路(Ramp generator,如Fig4)、比較器(Comparator)、計數器(Counter)。在畫素陣列中採用的是3T-APS,由64x64個畫素所構成;而ramp generator則是由兩個開關(S1,S2)控制電流流向,兩個開關(S3,S4)用來選擇電容,因此可以互相搭配產生出五種不同的斜率訊號。

※Fig.3 is referenced by [1]

[1] Yong Lim, Kyoungmin Koh, Kyungmin Kim, Han Yang, Juha Kim, Youngkyun Jeong, Seungjin Lee, Hansoo Lee, Sin-Hwan Lim, Yunseok Han, Jinwoo Kim, Jaecheol Yun, Seogheon Ham, Yun-Tae Lee “A 1.1e- Temporal Noise 1/3.2-inch 8Mpixel CMOS Image Sensor using Pseudo-Multiple Sampling” , ISSCC 2010 , SESSION 22 , IMAGE SENSORS , 22.2


Fig. 1


Fig. 2


Fig. 3


Fig. 4


Fig. 5

心得感想

  在大三上學期開始時,我們在幾乎還沒修過任何專業選修的情況下,只是單純覺得會有晶片回來很酷,選了這門實作專題,因此在實作專題(一)當中,我們基本上都在做一些知識背景的研討,每周一次的小咪跟大咪,根據自己讀paper的理解講給學長姐們以及老師聽,並且修正一些有問題的地方,當專業知識背景累積到了一定程度之後,我們便開始使用matlab執行了簡單的模擬,以確保我們真的了解是怎麼運作的。

  到了快要學期末時,積體電路設計導論也修得差不多了,因此我們就針對我們的電路架構開始畫composer,接著就是為了要滿足OP的規格因此一直不斷地修正mos的參數,但是在沒有修過類比電路設計一的情況下,我們當時也是處處碰壁,不太了解調整這個參數會影響到哪些現象,因此我們大部分時間都在實驗室跟隨學長姊學習關於這方面的知識,就這樣在實驗室過了大約兩個月,我們把所有的模擬都跑完定了下來。

  而由於我們的下線時間剛好卡到期中考,因此我們內心都覺得相當焦急,於是我們就繼續花了無數的時間開始畫layout,但是其實畫layout也不是說只要軟體過了就可以,他有許多細節必須注意,在一個月的layout時間中,每個星期都跟老師學長姊討論應該要改進的地方,因此就一直不停的修改,也就有了版本1、2、3、4的出現,不過在這過程也學到layout應該要怎樣布局走線才會對影像感測有比較好的表現;在過程中雖然非常疲累但是也著實學到了不少東西,也謝謝在這兩個學期當中有幫助過我們的所有人,沒有你們的教導我們無法完成這件超出我們能力的事情,最後看到自己好不容易layout出來的成品,一切的努力也就值得了。

  對於這門實作專題一、二,雖然總共只有三學分,但是我們覺得學到的東西遠遠超過這三學分,雖然過程相當辛苦,但是每一步走起來都是相當踏實的,也相信這對我們的未來有莫大的助益。